主题定位:一切算力的物理底座 ——CPU / GPU / NPU / FPGA 的原理、指标与互联。有关 GPU 芯片的知识详见 1_GPU学习.smm


# CPU 芯片

# 基础知识

云服务器的 CPU 与个人电脑存在定位差异。一般而言,云服务器的 CPU 单核性能(主频)低于个人游戏本,但胜在核心数多、负载稳、网络强

对于线程:

  • 个人电脑通常是单 CPU,一个物理核托 2 个线程
  • 云服务器里:1 个 vCPU = 1 个逻辑线程 = 半个物理核,而不是 1 个物理核。

在云服务器中:

内存大小与 vCPU 绑定,遵循固定的 CPU : 内存 配比,二者作为一个 "套餐" 打包出售。

系统盘与上述计算资源(CPU、内存)无关,其只决定硬盘存储空间,以及装的是什么操作系统(Windows / Linux)。

# 指令集架构

# 命名习惯

我们现在一般用 x86 代指 32 位架构x64 代指 64 位架构;x64 是 x86 的 64 位升级版,向下兼容老的 32 位程序。

  • x86 本源最早是英特尔 8086、80386 这类 CPU 代号,后来统称:
    • ✅ 传统 32 位桌面 / 服务器 CPU 架构(IA-32)
    • ❌ 不是 "86 位"!纯历史命名
  • x64(也叫 AMD64 /x86-64) 是 AMD 在 2003 年于 x86 基础上扩展到 64 位:
    • 民用 x64:AMD 发明,Intel 照搬(直接买授权、跟进兼容),全家通用。
    • 当年纯原生 Intel 搞的 64 位 IA64(安腾)很失败,小众,基本绝迹。
    • 支持更大内存(32 位最多只用 4G 内存,64 位理论海量),运算效率更高,是现在电脑 / 软件的主流标配。

# x86 家族树

x86(指令集家族)
├── IA-32(32位,俗称 "x86"
└── x86-64(64位,俗称 "x64" / "AMD64"

现在用的电脑虽然是 64 位的,但本质上仍属 x86 家族。讨论虚拟化时说的 "x86",指的是整个架构家族(含 x64)。因为 Ring 0-3 特权级机制、以及 "敏感但非特权" 指令问题,在 32 位和 64 位模式下都存在。具体含义详见文章 “虚拟化实例”

# 睿频机制

CPU 睿频(Turbo Boost) 本质是一项 "自动超频"技术:高负载时 CPU 自动将主频提升到高于" 基础频率 " 的数值以提供更强性能,任务结束进入待机 / 轻负载时又自动降频以节能降温。

命名注:Intel 称 Turbo Boost,AMD 称 Precision Boost,中文统称 "睿频" 或 "加速频率"。

睿频的维持时间取决于散热能力主板 / BIOS 的功耗设置。默认情况下 CPU 无法长时间维持最高睿频,核心原因是三大限制:

① 功耗墙(PL1 / PL2)与时间限制(Tau)

Intel 和 AMD 在设计 CPU 时,为了保证安全和主板供电的稳定,设定了不同的功耗状态(以 Intel 为例,最为典型)

  • PL2(短期功耗极限): 当 CPU 突然遇到重负载任务时,它会瞬间爆发出巨大的能量,功耗飙升到 PL2 阶段。此时 CPU 会达到非常高的睿频。
  • Tau(真男人时间): CPU 在 PL2 状态下运行的时间是有限制的(通常是几十秒到一两分钟,被称为 Tau)。
  • PL1(长期功耗极限): 当 Tau 时间耗尽后,为了防止主板供电过热或 CPU 过载,系统会强制将 CPU 功耗降至 PL1(通常等于 CPU 的标称 TDP,比如 65W)。此时,CPU 的频率就会从最高睿频下降,稳定在一个较低的频率(但通常仍高于基础频率)。

结论:默认规则下,最高睿频只能维持几十秒(即所谓的 “真男人时间”)。

② 温度墙(Thermal Limit)

即使你的主板供电再强,如果 CPU 的温度过高,也会触发降频。

  • 睿频时发热量呈指数级上升。散热压不住、温度达到阈值(通常 95℃ 或 100℃)时,CPU 自我保护机制启动,强制降频降压来降温,称为温度撞墙(Thermal Throttling)

结论:散热不行,睿频可能连几秒都维持不住。

③ 单核睿频 vs 全核睿频

买 CPU 时,广告上写的 "最高睿频可达 5.5GHz",通常指 "单核最高睿频"(仅 1-2 个核心达到)。

  • 当你运行需要调用所有核心的任务(如 3D 渲染、视频导出)时,CPU 为了控制总功耗和发热,全核睿频的数值会远低于单核最高睿频

例如,一颗 CPU 标称最高睿频 5.5GHz,但在全核满载时,可能只能维持在 4.8GHz 左右。)。


若希望 CPU 能够长时间睿频,可以这样(通常在台式机上容易实现,笔记本受限于模具很难):

  1. BIOS 解锁功耗墙:将 PL1/PL2 调到极大(如 4096W),去掉 Tau 的时间限制。在很多中高端主板的 BIOS 中支持手动调值,相当于告诉 CPU“放开跑,不用管功耗”,打破了 Tau 限制。
  2. 升级散热系统:让 CPU 满载温度尽量压在 90℃ 以下,避免触发温度墙。这需要换用更高端的风冷或水冷散热器
  3. 保证主板供电:主板的 VRM (供电模块)能持续、稳定地输送大电流。这需要主板足够强悍。

# 异构加速芯片

异构计算 == CPU 搭配 GPU / NPU / FPGA,各干各擅长的活;主要面向人工智能(训练 / 推理)、科学计算、图形图像处理、云游戏。凡是需要强算力的,基本都靠它。

# GPU / GPGPU

GPU 或通用 GPU(GPGPU)当下比较火:

  • 如 A、H、B 系列,NVIDIA 为其引入了 Tensor Core(张量核心)—— 这其实是在 GPU 内部集成了专门加速矩阵乘加的 NPU-like 专用电路单元
  • 型号谱系的产品定位(以 NVIDIA 当前最强的 Blackwell 架构为例):
    • RTX 5090 :游戏用,32G 显存。
    • RTX PRO 6000 :工作站版,96G 显存,9 万一张,1.8T 显存带宽,适合小模型训练微调。
    • B200:192G 显存,14 万一张,为多卡集群设计,大大节省卡间通信开销,8T 显存带宽。

# NPU

  • NPU 端云一体,特攻 AI,训练推理均可
  • 华为的昇腾就是这个路线的代表。

# FPGA

FPGA 可理解为能反复 "自定义" 成不同硬件电路、灵活地在硬件层面加速各种特定算法,是高速、低延迟领域的硬件可重构计算平台。

核心特征是 **"硬件可变,动态重构",核心卖点是极致的灵活性和确定性的低延迟 **。核心需求场景:

  • 超低延迟金融交易(金融机构)
  • 有特殊协议或算法需加速的云计算(云厂商)
  • 前沿算法原型验证与快速迭代(半导体与 AI 公司,用于新一代 AI 芯片的设计验证)
  • 国防与航空航天(卫星、雷达信号处理等需要可重构、抗辐射且极低延迟的芯片)
  • 通信设备商(在基站、交换机中做实时信号和协议处理)

# 芯片评价指标 & 卡间通信

# 算力指标

  • 芯片总算力(TPP,Total Peak Performance),即理论峰值性能。芯片在理想情况下(不考虑散热、功耗、带宽等限制),单位时间内能完成的最多运算次数。常用 TOPS(每秒万亿次运算)或 TFLOPS(每秒万亿次浮点运算)表示。
  • 算力密度(DP,Density of Performance),即单位面积算力。每平方毫米芯片面积能提供多少算力。DP 越高,有限空间内集成的计算能力越强 —— 对移动设备、数据中心(每片晶圆能切出更多有效芯片)很有意义。

# 卡间 / 机间互联

  • NVLink本质是 GPU 内部显存总线的外部延伸。它提供动辄上百 GB/s 的 GPU 间直连带宽,是 PCIe 通道的上位替代。

    NVLink 通过统一内存寻址,GPU A 可以像访问自己的显存一样,直接通过 Load/Store 指令读取 GPU B 的显存。它不需要网卡(NIC)参与,没有复杂的网络协议栈打包解包过程。其延迟极低,在纳秒级别。

  • RDMA本质是网络通信 (如 InfiniBand 或 RoCEv2)。

    RDMA 通过 GPUDirect RDMA 技术跳过了 CPU 和系统内存,实现了网卡直通显存,但数据依然需要经过 PCIe/内部总线网卡交换机 。基于完整的网络协议栈,其延迟在微秒级别。

美国至今对中国进行了两次芯片管制:

  • 第一次限制互联

    降低 NVLink 的互联带宽,如 H800 / A800

  • 第二次削减算力

    如 H20 降低算力为 H100 的 1/7,但 NVLink 恢复,显存 96G;
    L20 相比 L40S 算力下降了约 2/3,但显存不变。


# 芯片产业宏观:摩尔定律

摩尔定律(Moore's Law):每 2 年,芯片性能提升一倍,而成本下降一半。

1965 年,英特尔创始人戈登・摩尔提出:集成电路上可容纳的晶体管数量,大约每 18 到 24 个月翻一倍,芯片性能提升一倍、成本下降一半。

摩尔定律主导了半导体行业半个多世纪,但现在撞到了两堵无法逾越的墙:

  1. 物理墙:晶体管已做到几纳米(1 纳米约头发丝的十万分之一)。当晶体管小到只有几个原子大小时,会出现量子力学中的 **"量子隧穿效应"**—— 电子不受控制地乱跑,导致严重漏电和发热。也就是说,"工人" 不能无限变小了。
  2. 经济墙:制造这么小的晶体管需要极其昂贵的 EUV(极紫外)光刻机,一台造价高达数亿美元,建一座先进芯片厂需上百亿美元。研发成本呈指数级上升,"性能翻倍、成本减半" 的经济红利已经消失。

摩尔定律撞墙,与 AI 领域 Scaling Law 遭遇的算力 / 能源墙、边际收益递减在逻辑上呼应:硬件红利与模型堆料红利同时进入瓶颈期。